F03007

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 7月19日

出願番号 Application Number:

特願2002-210396

[ST.10/C]:

c.

[JP2002-210396]

出 顏 人 Applicant(s):

安藤電気株式会社

2003年 6月18日

特 許 庁 長 官 Commissioner, Japan Patent Office 大司信一

【書類名】 特許願

【整理番号】 S02-6-6

【あて先】 特許庁長官 殿

【国際特許分類】 G01J 3/00

【発明者】

【住所又は居所】 東京都大田区蒲田五丁目29番3号 安藤電気株式会社

内

【氏名】 前田 実

【特許出願人】

【識別番号】 000117744

【氏名又は名称】 安藤電気株式会社

【代理人】

【識別番号】 100099195

【弁理士】

【氏名又は名称】 宮越 典明

【選任した代理人】

【識別番号】 100116182

【弁理士】

【氏名又は名称】 内藤 照雄

【手数料の表示】

【予納台帳番号】 030889

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9909752

【包括委任状番号】 0014291

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 分数分周器を用いた位相同期ループ回路

【特許請求の範囲】

【請求項1】 第1の電圧制御発振器の出力を第1の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第1の電圧制御発振器の出力周波数を制御する第1のPLL段と、

前記第1のPLL段の出力を分周して、第2のPLL段の基準周波数信号として 入力する第2の分数分周器と、

を備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出すことを特徴とする分数分周器を用いた位相同期ループ回路。

【請求項2】 前記第2のPLL段は、第2の電圧制御発振器の出力を分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第2の電圧制御発振器の出力周波数を制御する構成であることを特徴とする請求項1に記載の分数分周器を用いた位相同期ループ回路。

【請求項3】 第1の電圧制御発振器の出力をDDSを介して、基準周波数と 比較した偏差に応じて、前記第1の電圧制御発振器の出力周波数を制御する第1 のPLL段と、

前記第1のPLL段の出力を基準周波数信号とし、第2の電圧制御発振器の出力を分数分周器にて分周した出力と比較した偏差に応じて、前記第2の電圧制御発振器の出力周波数を制御する第2のPLL段と、

を備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出すこと を特徴とする分数分周器を用いた位相同期ループ回路。

【請求項4】 第1の電圧制御発振器の出力を第1の分数分周器にて分周して、基準周波数と比較した偏差に応じて、前記第1の電圧制御発振器の出力周波数を制御する第1のPLL段と、

前記第1のPLL段の出力を基準周波数信号とし、第2の電圧制御発振器の出力をDDSを介した出力と比較した偏差に応じて、前記第2の電圧制御発振器の出力周波数を制御する第2のPLL段と、

を備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出すこと

を特徴とする分数分周器を用いた位相同期ループ回路。

【請求項5】 前記第1のPLL段の位相比較器の前段にバンドパスフィルタを挿入したことを特徴とする請求項1~4のいずれか1項に記載の位相同期ループ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、位相同期ループ(PLL)回路に関し、特に比較周波数よりも細かいステップの周波数設定が可能な、分数分周器を用いた位相同期ループ回路に関する。

[0002]

【従来の技術】

この種の位相同期ループ回路としては、図5に記載のものが知られている。

図5において、基準周波数1は、位相比較器(FPD)2において、電圧制御発振器4の出力を分数分周器5によって分周した信号とを位相比較して得られた偏差信号をフィルタ(FIL)を介して前記電圧制御発振器4の出力周波数を制御する構成となっている。

[0003]

次に、分数分周回器を使用した位相同期ループの動作原理を図7~図10を用いて説明する。

図7では、電圧制御発振器27の出力が可変分周器21で分周され、その出力は位相比較器24にて基準信号25と位相比較され、その出力がLPF26を通して電圧制御発振器27の周波数制御入力34に接続されるPLL(位相同期ループ)回路を構成している。

[0004]

図8は可変分周器21とその出力信号F1をカウントするカウンタ36とその値によって可変分周器21の分周比を切り換える切換制御器35を示している。 平均分周数N+L/Aを得る場合、例えば、入力信号を可変分周器21の可変分 周Nにて分周し、信号ライン 29 に出力したF1を、カウンタ 36 で (A-L)までカウントし、その後可変分周器 21 を (N+1) 分周に切り換えて、その出力F1を Aまでカウントする。

[0005]

そして、Aまでカウントしたら再び可変分周器21をN分周に切り換える。

即ち、図9の様にN分周を(A-L)回、(N+1)分周をL回連続して使用する ため、この繰り返しを周期Tとした基本周波数及びその高調波成分が信号ライン 29に発生する。

この成分の内、位相比較器24、及びLPF26 (PLLループフィルタ)を通過する成分が電圧制御発振器21に変調を与え、出力周波数F0の近傍に不要周波数成分を発生させる。(図10参照)

また、N+L/A分周を得るための別の方法として、分周値を平均した結果が N+L/Aとなる様に分周値を切換えても良い。

[0006]

この繰り返し周期Tの周波数が低い場合、その不要周波数成分の影響を軽減するためには、LPFのカットオフ周波数を低く設定する必要がある。

そうすると、PLLのループ応答が遅くなり、周波数の安定するまでのロック アップ時間が長くなってしまうという欠点がある。

[0007]

【発明が解決しようとする課題】

図5の位相同期ループ回路では、分数分周の分母の値が、2のべき乗となる分数分周回路又は、分数分周器内蔵のICを使用したPLL回路では、基準周波数を2のべき乗で割った値の整数倍の出力周波数が得られる。

[0008]

しかし、図5に示す位相同期ループ回路では、基準周波数を2のべき乗の値ではなく、例えば5MHzや10MHz等の切りの良い値にすると、所望出力周波数に対して、特定の周波数以外は端数が出てしまう。

[0009]

図5の場合で、出力周波数Foutは、

Fout=Fref・ (M+A/B) となり、 $B=2^b$ の場合には、Fout=Fref・ $(M+A/2^b)$

であるから、Foutの最小設定単位がFref/2^b となる。 (上式において、Fout、Fref以外は0以上の整数である。)

したがって、図 5 において、例えば、Fref = 1 0 MHz、b = 1 8 の場合には、F outの最小設定単位は、3 8 、1 4 6 、・・・・Hz となり、出力周波数F outは、特定周波数の場合以外に端数が生じる。

[0010]

外部基準信号入力付きの高周波信号発生器などの基準周波数は、10MHzが一般的であるが、図6のように高周波信号発生器を同じ10MHzで同期させようとする場合において、一方の高周波発生器-1を図5に示す如き従来の分数分周器を用いたPLL回路によるシンセサイザを構成し、他方の高周波発生器-2を普通のPLL回路によるシンセサイザー(図1の第2のPLL段)で構成すると、同じ周波数設定にも関わらず、端数の分だけ周波数ずれを生じて、同期が取れないことになる。

[0011]

本発明の課題(目的)は、分数分周の分母の値が、2のべき乗となる分数分周回路又は、分数分周器内蔵のICを使用した位相同期ループ回路で、基準周波数が2のべき乗ではなく、切りの良い周波数(例えば10MHz)とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路を提供することにある。

また、分数分周、DDSを用いる場合に、設定値によって生じる不要信号(スプリアス)を除去できる位相同期ループ回路を提供することにある。

[0012]

【課題を解決するための手段】

前記課題を解決するために、第1の電圧制御発振器の出力を第1の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第1の電圧制御発振器の出力周波数を制御する第1のPLL段と、前記第1のPLL段の出力を分周して、第2のPLL段の基準周波数信号として入力する第2の分数分周器とを備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出す構

成とする。(請求項1)

[0013]

また、前記第2のPLL段は、第2の電圧制御発振器の出力を分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第2の電圧制御発振器の出力周波数を制御する構成とする。(請求項2)

[0014]

また、第1の電圧制御発振器の出力をDDSを介して、基準周波数と比較した偏差に応じて、前記第1の電圧制御発振器の出力周波数を制御する第1のPLL段と、前記第1のPLL段の出力を基準周波数信号とし、第2の電圧制御発振器の出力を分数分周器にて分周した出力と比較した偏差に応じて、前記第2の電圧制御発振器の出力周波数を制御する第2のPLL段とを備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出す構成とする。(請求項3)

[0015]

また、第1の電圧制御発振器の出力を第1の分数分周器にて分周して、基準周波数と比較した偏差に応じて、前記第1の電圧制御発振器の出力周波数を制御する第1のPLL段と、前記第1のPLL段の出力を基準周波数信号とし、第2の電圧制御発振器の出力をDDSを介した出力と比較した偏差に応じて、前記第2の電圧制御発振器の出力周波数を制御する第2のPLL段とを備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出す構成とする。(請求項4)

また、請求項1~4のいずれか1項における前記第1のPLL段の位相比較器の前段にバンドパスフィルタを挿入した構成とする。 (請求項5)

[0016]

【発明の実施の形態】

本発明の位相同期ループ回路を図1、図2及び図3を用いて説明する。

図1は、本発明の位相同期ループ回路の第1の構成例を示すブロック図である

図1において、基準周波数 (Fref) 1は、第1の位相比較器 (FPD) 2において、第1の電圧制御発振器 (VCO) 4の出力 F1を、第1の分数分周器 5で分周した信号をバンドパスフィルタ (BPF) 6 (このバンドパスフィルタ 6 は必ずしもな

くとも良い)を介して位相比較して得られた偏差信号を第1のフィルタ(FIL)3を介して前記第1の電圧制御発振器4の出力周波数を制御する第1のPLL段で、この部分はバンドパスフィルタの部分以外は図5の構成と同様である。

そして、前記第1の電圧制御発振器4の出力F1を、第2の分数分周器7で分周して、後述の第2のPLL段の基準周波数として入力する。

第2のPLL段は、前記第1の電圧制御発振器4の出力F1を第2の分数分周器7で分周した基準周波数は、第2の位相比較器(FPD)8において、第2の電圧制御発振器(VCO)10の出力を、分周器11で分周した信号とを位相比較して得られた偏差信号を第2のフィルタ(FIL)9を介して前記第2の電圧制御発振器10の出力周波数Foutを制御する構成である。

図1の場合には、出力周波数Foutは、

$$F 1 = Fref \cdot (M + A / B)$$

Fout
$$/ K = F 1 / (N + C / D)$$
 $\downarrow V$.

Fout =
$$K \cdot Fref \cdot (M + A/B) / (N + C/D)$$

$$= K \cdot Fref \cdot D \cdot (M \cdot B + A) / (B \cdot (N \cdot D + C))$$

ここで、
$$B=2^b$$
 、 $D=2^d$ の場合、

Fout = K · Fref ·
$$2^{(d+h)}$$
 · $(M \cdot 2^b + A) / (N \cdot 2^d + C)$ となる。

(上式にて、Fref、Fout、F1以外は、O以上の整数である。)

即ち、 $(N \cdot 2^{d} + C) = 10^{e}$ となるようにN, d, Cを選ぶことができる

(eは正の整数)

例えば、Fref = 1 OMHz、b = d = 1 8の時、N = 3 8、C = 3 8 5 2 8とすれば、 $(N \cdot 2^d + C) = 10^7$ となるので、

Fout =
$$K \cdot 10^7 (M \cdot 2^b + A) / 10^7$$

= $K \cdot (M \cdot 2^b + A)$

となり、最小設定単位は、"K"Hzとすることができる。

即ち、設定周波数に対して、端数はでない。

なお、図中の、バンドパスフィルタ6は、分数分周器5で発生する不要信号成分(スプリアス)を除去するのに有効であるが、必ずしも必須の構成ではなく、 無くても良い。

[0020]

図2は、本発明の位相同期ループ回路の第2の構成例を示すブロック図である

図2において、基準周波数(Fref)1は、第1の位相比較器(FPD)2において、第1の電圧制御発振器(VCO)4の出力F2を、後述のDDS12で分周した信号をバンドパスフィルタ(BPF)6(このバンドパスフィルタ6は必ずしもなくとも良い)を介して位相比較して得られた偏差信号を第1のフィルタ(FIL)3を介して前記第1の電圧制御発振器4の出力周波数を制御する第1のPLL段で、この部分はバンドパスフィルタ及び分数分周器5に代えてDDSが使用されている部分以外は図5の構成と同様である。

[0021]

ここで、前記DDS (Direct-Digital-Synthesizer) は、図4に示す如く、入力 クロックFiに対して、Fo=G/2 h ・Fi の周波数出力を得ることができる。

この時、Gは最小値 $1 \sim$ 最大値 $2^{h} - 1$ を取り得る。(上式にて、Fi、Fo以外は、0以上の整数である。)

[0022]

そして、前記第1の電圧制御発振器4の出力F2を、後述の第2のPLL段の基準周波数として入力する。

第2のPLL段では、前記第1の電圧制御発振器4の出力F2である基準周波数は、第2の位相比較器(FPD)8において、第2の電圧制御発振器(VCO)10の出力を、第1の分数分周器5で分周した信号とを位相比較して得られた偏差信号を第2のフィルタ(FIL)9を介して前記第2の電圧制御発振器10の出力周波数Foutを制御する構成である。

[0023]

図2の場合には、出力周波数Foutは、

 $F 1 = Fref \cdot (2^h/G)$

Fout = $F \cdot 2 \cdot (M + A / B)$ $\downarrow 0$,

Fout=Fref \cdot 2 h \cdot (M+A/B)/G

ここで、 $B=2^b$ の場合、

Fout = K · Fref · $2^{(h_b)}$ · $(M \cdot 2^b + A)$ /G となる。

(上式にて、Fref、Fout、F2以外は、O以上の整数である。)

即ち、 $2^{(h_b)}/G=10^e$ となるようにh, b, Gを選ぶことができる。

(eは正の整数)

[0024]

例えば、Fref = 1 O MHz、b = 1 8 、h = 3 2 の時、 $G = 2^{14} \times 10^5$ とすれば 、 $2^{(h_b)}$ / $G = 10^{-5}$ となるので、

Fout =
$$1 \ 0^7 \cdot 1 \ 0^{-5} \ (M \cdot 2^b + A)$$

= $1 \ 0 \ 0 \cdot (M \cdot 2^b + A)$

となり、最小設定単位は、100Hzとすることができる。

即ち、設定周波数に対して、端数はでない。

なお、図中の、バンドパスフィルタ6は、分数分周器5で発生する不要信号成分(スプリアス)を除去するのに有効であるが、必ずしも必須の構成ではなく、無くても良い。

[0025]

図3は、本発明の位相同期ループ回路の第3の構成例を示すブロック図である

図3において、基準周波数 (Fref) 1は、第1の位相比較器 (FPD) 2において、第1の電圧制御発振器 (VCO) 4の出力F1を、第1の分数分周器5で分周した信号をバンドパスフィルタ (BPF) 6 (このバンドパスフィルタ 6 は必ずしもなくとも良い)を介して位相比較して得られた偏差信号を第1のフィルタ (FIL) 3を介して前記第1の電圧制御発振器4の出力周波数を制御する第1のPLL段で、この部分はバンドパスフィルタの部分以外は図5の構成と同様である。

[0026]

そして、前記第1の電圧制御発振器4の出力F3を、後述の第2のPLL段の基

準周波数として入力する。

第2のPLL段は、図2の第1のPLL段と実質的に同じで、前記第1の電圧制御発振器4の出力F3を第2の位相比較器(FPD)8において、第2の電圧制御発振器(VCO)10の出力を、DDS12で分周した信号とを位相比較して得られた偏差信号を第2のフィルタ(FIL)9を介して前記第2の電圧制御発振器10の出力周波数Foutを制御する構成である。

[0027]

図3の場合には、出力周波数Foutは、

 $F 1 = Fref \cdot (M + A / B)$

Fout = $F 3 \left(\frac{2^h}{G} \right)$ $\sharp y$,

Fout=Fref · (M+A/B) $(2^{h}/G)$

ここで、 $B=2^b$ 、 $D=2^d$ の場合、

Fout=Fref $\cdot 2^{(h-b)} \cdot (M \cdot 2^b + A)$ /G となる。

(上式にて、Fref、Fout、F3以外は、O以上の整数である。)

即ち、 $2^{(h-b)}$ $/G = 10^e$ となるようにh, b, Gを選ぶことができる。

(eは正の整数)

[0028]

例えば、Fref = 1 O MHz、b = 1 8 、h = 3 2 の時、 $G = 2^{14} \times 10^5$ とすれば $2^{(h-b)}$ $/G = 10^5$ トなるので、

Fout =
$$1 \ 0^7 \cdot 1 \ 0^{-5} \ (M \cdot 2^b + A)$$

= $K \cdot (M \cdot 2^b + A)$

となり、最小設定単位は、100Hzとすることができる。

即ち、設定周波数に対して、端数はでない。

なお、図中の、バンドパスフィルタ6は、分数分周器5で発生する不要信号成分(スプリアス)を除去するのに有効であるが、必ずしも必須の構成ではなく、 無くても良い。

[0029]

【発明の効果】

請求項1に記載の発明では、第1の電圧制御発振器の出力を第1の分数分周器

にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第 1の電圧制御発振器の出力周波数を制御する第1のPLL段と、前記第1のPLL段の 出力を分周して、第2のPLL段の基準周波数信号として入力する第2の分数分周 器とを備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出す構 成とすることによって、切りの良い周波数(例えば10MHz)とした場合にも、 端数の生じない出力周波数を得られる位相同期ループ回路が得られる。

[0030]

また、請求項2に記載の発明では、前記第2のPLL段は、第2の電圧制御発振器の出力を分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第2の電圧制御発振器の出力周波数を制御する通常のPLL段に適用できる。

[0031]

また、請求項3に記載の発明では、第1の電圧制御発振器の出力をDDSを介して、基準周波数と比較した偏差に応じて、前記第1の電圧制御発振器の出力周波数を制御する第1のPLL段と、前記第1のPLL段の出力を基準周波数信号とし、第2の電圧制御発振器の出力を分数分周器にて分周した出力と比較した偏差に応じて、前記第2の電圧制御発振器の出力周波数を制御する第2のPLL段とを備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出す、請求項1とは別の構成によっても、切りの良い周波数(例えば10MHz)とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路が得られる。

[0032]

また、請求項4に記載の発明では、第1の電圧制御発振器の出力を第1の分数 分周器にて分周して、基準周波数と比較した偏差に応じて、前記第1の電圧制御 発振器の出力周波数を制御する第1のPLL段と、前記第1のPLL段の出力を基準周 波数信号とし、第2の電圧制御発振器の出力をDDSを介した出力と比較した偏差 に応じて、前記第2の電圧制御発振器の出力周波数を制御する第2のPLL段とを 備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出す

、求項1及び2とは別の構成によっても、切りの良い周波数 (例えば10MHz) とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路が得 られる。

[0033]

また、請求項5に記載の発明では、前記第1のPLL段の位相比較器の前段にバンドパスフィルタを挿入することによって、分数分周器で発生する不要信号成分(スプリアス)を除去するのに有効である。

【図面の簡単な説明】

【図1】

本発明の位相同期ループ回路の第1の構成例を示すブロック図である。

【図2】

本発明の位相同期ループ回路の第2の構成例を示すブロック図である。

【図3】

本発明の位相同期ループ回路の第3の構成例を示すブロック図である。

【図4】

DDS (Direct-Digital-Synthesizer) の構成例を示すブロック図である。

【図5】

従来の位相同期ループ回路の構成を示すブロック図である。

【図6】

位相同期ループを用いた髙周波信号発生器を同期させる構成例である。

【図7】

分数分周器を用いた位相同期ループ回路の動作原理を説明するための構成を示すブロック図である。

【図8】

分数分周器を用いた位相同期ループ回路の動作原理を説明するための詳細な構成を示すブロック図である。

【図9】

分数分周器の動作原理を説明するための図である。

【図10】

出力周波数Foutの近傍に不要周波数成分の発生を示す図である。


【符号の説明】

1		基準周波数 (Fref)
2,	8	位相比較器 (FPD)
3,	9	フィルタ (FIL)
4,	1 0	電圧制御発振器 (VCO)
5,	7	分数分周器
6		バンドパスフィルタ (BPF)


1 2 DDS (Direct-Digital-Synthesizer)

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】要約書

【要約】

【課題】基準信号を切りの良い周波数(例えば10MHz)とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路を提供する。

【解決手段】第1の電圧制御発振器の出力を第1の分数分周器にて分周して、基準周波数と比較した偏差をローパスフィルタを介して、前記第1の電圧制御発振器の出力周波数を制御する第1のPLL段と、前記第1のPLL段の出力を分周して、第2のPLL段の基準周波数信号として入力する第2の分数分周器とを備え前記第2のPLL段の第2の電圧制御発振器からの出力信号を取出す分数分周器を用いた位相同期ループ回路。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-210396

受付番号

50201059067

書類名

特許願

担当官

第一担当上席 0090

作成日

平成14年 7月22日

<認定情報・付加情報>

【提出日】

平成14年 7月19日

出 願 人 履 歴 情 報

識別番号

[000117744]

1. 変更年月日

2001年 4月13日

[変更理由]

住所変更

住 所

東京都大田区蒲田五丁目29番3号

氏 名

安藤電気株式会社